Scan(LBIST)란 무엇일까? (what is scan in vlsi, occ, atpg, SA, TD, PLL, At-speed)

- SCAN -

 

- LBIST라고도 하며 MBIST가 memory test를 위한 logic 이였다면 sacn은 logic test를 위한 logic입니다.

- Logic test는 Stuck-at Faults와 Transition Delay를 test 하기 위한 방법입니다.

  → Test pattern을 사용하여 나오는 결괏값을 golden output이랑 비교하며 진행합니다.

 

 

 

SCAN의 구성요소

 

 

Scan Flip-Flop

 

- Flip-Flop 앞에 MUX를 연결하여 scan enable 신호를 control 할 수 있게 만든 Flip-Flop

 

 

Scan chain

 

- Scan Flip-Flop를 shift register처럼 serial로 묶어 놓은 것

 

 

Scan compressor

 

- Scan chain을 짧게 병렬로 연결한 것

  → Scan chain에 비해 cell을 짧게 연결하여 test에 필요한 pattern을 줄일 수 있습니다.

  → Scan chain에 비해 cell을 많이 연결할 수 있습니다.

 

 

 

SCAN 진행

 

 

PLL

 

- Input과 output의 주파수의 위상을 동일하게 유지시키고 주파수 증폭시켜주는 역할을 합니다.

 

 

OCC

 

- OCC란 ATE에서 clock을 제어하기 위해 삽입된 logic입니다.

 

* ATE : 외부 테스트 장치

 

 

ATPG

 

- Logic을 test 할 때 사용 되는 pattern을 자동으로 만들어 주는 것

  → Logic을 test 할 때 input을 넣어 결괏값을 비교합니다.

  → 이때 test pattern 또는 test vector를 input으로 사용합니다.

  → 이 test vector를 자동으로 만드는 것이 ATPG입니다.

 

 

At speed test

 

- 실제 logic의 동작 속도와 같은 clock으로 test 하는 것을 의미합니다.

  → Test를 할 때 느린 clock으로 test를 하기 때문에

      combinational logic을 테스트하는 순간에만(capture) at speed clock을 넣어줍니다.

      (Transition Delay를 test 할 때 사용)

 

 

느린 clock으로 test 하는 이유

 

- 고성능 ATE는 비용이 많이 들기 때문에 느린 ATE를 사용합니다.

 

 

 

SA & TD

 

 

Stuck-at Faults

 

- Input이 output에 영향을 미치지 못하고 출력이 고정되는 오류입니다.

 

 

Transition Delay

 

- 전환 지연 오류, 즉 clock이 밀려서(필요보다 늦게) 뜨는 경우입니다.

 

 

Transition delay test

 

- 전환 지연 오류 테스트 방법

  → Scan enable의 값에 1을 넣어 test pattern을 넣어줍니다.

  → Pattern이 모두 들어가면 scan enable에 0을 넣어 at-speed로 만들어 줍니다. (capture)

  → Capture를 하게 되면 scan F/F에 쌓이던 pattern이 combination logic으로 들어가게 됩니다.

  → 이 후 다시 scan enable에1을 넣어 combination logic에 있던 결과 값을 output으로 얻어냅니다.